

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 05-048627

(43)Date of publication of application : 26.02.1993

(51)Int.Cl.

H04L 12/42

H04L 7/00

(21)Application number : 03-198135

(71)Applicant : NEC CORP

(22)Date of filing : 08.08.1991


(72)Inventor : YOSHIDA KAORU

(54) CLOCK SYNCHRONIZATION METHOD FOR DUPLICATE LOOP NETWORK

(57)Abstract:

PURPOSE: To allow all slave nodes to implement substitute processing of a master node without increasing control information communicated between the master node and the slave nodes.

CONSTITUTION: The network consists of a master node M, slave nodes S1-S4 and they are interconnected by transmission lines of systems 0,1 in reverse transmission directions. The master node M has a function sending control information to the transmission lines of the systems 0,1. On the other hand, the slave nodes S1-S4 have a function extracting the control information and sending the information to a succeeding node and also they are operated in subordinate with the clock of the transmission line of the system 0 or 1 receiving the control information. The slave nodes S1-S4 are activated by an internal clock after lapse of a prescribed time depending on a node number when no control information comes from both the transmission lines of the systems 0,1 and send the control information to both the transmission lines of the systems 0,1.



LEGAL STATUS

[Date of request for examination] 19.07.1995

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 2833281

[Date of registration] 02.10.1998

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(J P)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-48627

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁵

H 0 4 L 12/42

7/00

識別記号

庁内整理番号

F I

技術表示箇所

Z 8949-5K

9077-5K

H 0 4 L 11/ 00

3 3 0

審査請求 未請求 請求項の数1(全 3 頁)

(21)出願番号 特願平3-198135

(22)出願日 平成3年(1991)8月8日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 吉田 薫

東京都港区芝五丁目7番1号 日本電気株式会社内


(74)代理人 弁理士 岩佐 義幸

(54)【発明の名称】 二重化ループネットワークのクロック同期方法

(57)【要約】

【目的】 マスタノードとスレーブノードとの間でやり取りする制御情報を増やすことなく全スレーブノードがマスタノードの代行処理を行えるようにする。

【構成】 このネットワークは、マスタノードM、およびスレーブノードS1～S4を、0系および1系の伝送路によって互いに逆回りに接続して構成されている。マスタノードMは、制御情報を0系および1系の伝送路に送出する機能を有している。一方、スレーブノードS1～S4は、制御情報を抽出して次のノードへ送出する機能を有しており、また、制御情報が入力される0系あるいは1系の伝送路のクロックに従属して動作する。スレーブノードS1～S4はさらに、制御情報が0系および1系の伝送路の両方から入力されなくなった場合には、ノード番号により決る所定の時間が経過した後、内部クロックにより動作し、かつ0系および1系の伝送路の両方に制御情報を送出する。



1

【特許請求の範囲】

【請求項1】 マスタノード、およびこのマスタノードからのクロックに従属する複数のスレーブノードが0系および1系の伝送路によって互いに逆回りに接続された二重化ループネットワークのためのクロック同期方法において、

前記マスタノードに、制御情報を前記0系および前記1系の伝送路に送出させ、

前記スレーブノードに、

前記制御情報を前記伝送路を通じて受け取って、次のノードへ送出させ、

前記制御情報を受け取った前記0系あるいは前記1系の伝送路からのクロックに従属させ、

前記制御情報が前記0系および前記1系の伝送路の両方から入力されなくなった場合には、ノード番号により決る所定の時間が経過した後、内部クロックにより動作させ、かつ前記0系および前記1系の伝送路の両方に前記制御情報を送出させることを特徴とする二重化ループネットワークのクロック同期方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、二重化ループネットワークにおいてクロック同期を確立する方法に関するものである。

【0002】

【従来の技術】 二重化ループネットワークは、複数のノードを0系および1系の伝送路によって互いに逆回りに接続して構成される。ノードの一つはマスタノードとされ、それ以外のスレーブノードはマスタノードのクロックに従属して動作する。このような二重化ループネットワークでは、伝送路などの異常が発生したときスレーブノードはマスタノードと通信しながらマスタノードの代行処理を行うようになっているが、代行処理を行えるスレーブノードの数は制限されている。

【0003】

【発明が解決しようとする課題】 従って、伝送路などの異常によりマスタノードの代行処理を行えないスレーブノードだけが正常に接続されている状態となった場合、正常に接続されているにもかかわらず、マスタノードの代行処理を行えるスレーブノードが存在しないため、通信は不可能となってしまふ。

【0004】 このような問題を解決するため、すべてのスレーブノードがマスタノードの代行処理を行えるようにすることも可能であるが、その場合にはマスタノードとすべてのスレーブノード間で制御のための通信が必要となり、ノード間でやり取りする制御情報の情報量が非常に多くなるという新たな問題が生じる。

【0005】 本発明の目的は、このような問題を解決し、マスタノードとスレーブノードとの間でやり取りする制御情報の情報量を増やすことなくすべてのスレーブ

2

ノードがマスタノードの代行処理を行えるようにする二重化ループネットワークのクロック同期方法を提供することにある。

【0006】

【課題を解決するための手段】 本発明は、マスタノード、およびこのマスタノードからのクロックに従属する複数のスレーブノードが0系および1系の伝送路によって互いに逆回りに接続された二重化ループネットワークのためのクロック同期方法において、前記マスタノードに、制御情報を前記0系および前記1系の伝送路に送出させ、前記スレーブノードに、前記制御情報を前記伝送路を通じて受け取って、次のノードへ送出させ、前記制御情報を受け取った前記0系あるいは前記1系の伝送路からのクロックに従属させ、前記制御情報が前記0系および前記1系の伝送路の両方から入力されなくなった場合には、ノード番号により決る所定の時間が経過した後、内部クロックにより動作させ、かつ前記0系および前記1系の伝送路の両方に前記制御情報を送出させることを特徴とする。

【0007】

【実施例】 次に本発明の実施例について図面を参照して説明する。図1に本発明によるクロック同期方法にもとづく二重化ループネットワークの一例を示す。このネットワークは、マスタノードM、およびスレーブノードS1～S4を、0系および1系の伝送路によって互いに逆回りに接続して構成されている。そして、マスタノードMは、制御情報を0系および1系の伝送路に送出する機能を有している。一方、スレーブノードS1～S4は、制御情報を抽出して次のノードへ送出する機能を有しており、また、制御情報が入力される0系あるいは1系の伝送路のクロックに従属して動作する。スレーブノードS1～S4はさらに、制御情報が0系および1系の伝送路の両方から入力されなくなった場合には、ノード番号により決る所定の時間が経過した後、内部クロックにより動作し、かつ0系および1系の伝送路の両方に制御情報を送出する。

【0008】 次に動作を説明する。図1は正常に通信が行われている状態を示しており、この場合には、すべてのスレーブノードS1～S4は、0系および1系の両方の伝送路から制御情報を受信できるので、各スレーブノードはどちらの系でも自由に選択できる。図中、マークAはクロックの発生源を示し、○印はクロック従属の選択先を示している。

【0009】 次に図2に示すようにスレーブノードS1およびスレーブノードS2の間で伝送路に異常が発生した場合、スレーブノードS1～S4では0系の伝送路からマスタノードの制御情報が受信されないため、スレーブノードS3はクロックの従属先を0系の伝送路から1系の伝送路に切り替える。これにより、スレーブノードS2、S3が互いにクロック従属してマスタノードMに

クロック従属できず、通信が異常となることが避けられる。

【0010】次に図3に示すようにスレーブノードS1、S2間の伝送路と、スレーブノードS3、S4間の伝送路の2箇所異常が発生した場合には、スレーブノードS2、S3は、0系および1系の伝送路の両方からマスタノードMの制御情報を受信できなくなる。従って、スレーブノードS2、S3は所定の時間が経過したとき、内部クロックに同期して動作することになるが、この場合、スレーブノード2の方が早く内部クロック動作に切り替わるとすると、スレーブノードS2が先に内部クロック動作に切り替わり、0系および1系の伝送路の両方に制御情報を送出し、マスタノードの代行処理を行う。そして、スレーブノード3は0系の伝送路からスレーブノードS2が送出した制御情報を受信するので、0系の伝送路にクロック従属する。その結果、マスタノードMおよびスレーブノードS1、S4間、ならびにスレーブノードS2、S3間では正常な伝送路を通じて通信を行うことが可能となる。なお、伝送路の異常が復旧した場合には、スレーブノードS2にはマスタノードMから制御情報が入力されるので、スレーブノードS2は内部クロック動作から、先に制御情報を受信した系の伝送路に対するクロック従属動作に切り替える。

【0011】

【発明の効果】以上説明したように本発明のクロック同期方法にもとづく二重化ループネットワークでは、マスタノード、およびこのマスタノードからのクロックに従属する複数のスレーブノードが0系および1系の伝送路*

＊によって互いに逆回りに接続された二重化ループネットワークのためのクロック同期方法において、マスタノードに、制御情報を0系および1系の伝送路に送出させ、スレーブノードに、制御情報を伝送路を通じて受け取って、次のノードへ送出させ、制御情報を受け取った0系あるいは1系の伝送路からのクロックに従属させ、制御情報が0系および1系の伝送路の両方から入力されなくなった場合には、ノード番号により決る所定の時間が経過した後、内部クロックにより動作させ、かつ0系および1系の伝送路の両方に制御情報を送出させることを特徴とする。

【0012】従って本発明により、マスタノードとスレーブノードとの間でやり取りする制御情報の情報量を増やすことなく、すべてのスレーブノードがマスタノードの代行処理を行えるようにでき、伝送路がどの箇所で異常となっても正常な伝送路で接続されているノード間の通信は正常に行うことが可能となる。

【図面の簡単な説明】

【図1】本発明のクロック同期方法にもとづく二重化ループネットワークの一例を示すブロック図である。

【図2】図1の二重化ループネットワークで異常が発生した状態を示すブロック図である。


【図3】図1の二重化ループネットワークで他の異常が発生した状態を示すブロック図である。

【符号の説明】


M マスタノード

S1～S4 スレーブノード

【図1】



【図2】



【図3】

